업계 표준 ILP 130㎛ 수준 대비 고집적화 및 소형화 가능

반도체 부품 전문 제조기업 해성디에스(대표이사 조병학)가 ILP(Inner Lead Pitch) 110㎛

수준의 ‘초미세 Stamped QFP(Quad Flat Packege)’ 금형 개발에 성공했다고 밝혔다.

‘ILP’란 칩과 기판을 연결하는 리드(Lead) 간의 간격을 칭하는 전문용어로 ILP 간격이 줄어들수록 패키지 내에 포함할 수 있는 리드 수가 늘어나고, 이는 IC 칩의 기능 확장과 고집적화를 가능하게 한다.

본 금형 개발은 초미세 리드 피치 QFP(Fine Pitch QFP) 시장에서 기존 ILP 130㎛ 수준의 업계 표준을 뛰어넘는 혁신적인 기술력으로 평가받고 있으며, 해성디에스는 이를 통해 기술경쟁력 강화 및 시장 진입에 주력할 예정이다.

반도체의 고집적화와 고성능화로 인해 리드프레임의 정밀도 및 제품 품질 등이 높아지고, 이에 따른 리드프레임 제조공정 중 ILP의 가공 정도가 중요해지고 있다.

ILP 간격이 줄어들수록 패키지 내 포함할 수 있는 리드 수가 늘어나기 때문에 칩의 기능 확장과 고집적화가 가능해진다.

또한 리드 간 간격이 좁아지면서 패키지 크기도 소형화 할 수 있어 휴대성 및 공간 효율성이 중시되는 분야에 다양하게 적용할 수 있다.

해성디에스는 이러한 반도체 시장의 흐름에 맞춰 기술 개발에 주력한 결과 초미세 리드 피치

QFP(Super Fine Pitch QFP) 금형 개발에 성공할 수 있었고, 해당 금형을 통해 미세 피치 QFP(Fine Pitch QFP) 시장에 본격 진입할 수 있는 발판을 마련하게 됐다고 밝혔다.

특히 이번 기술 개발이 일본을 비롯한 글로벌 시장에서의 미세 피치(Fine Pitch) 기술 수요 증가에 대응할 수 있는 돌파구가 될 것이라고 회사 측은 설명했다.

해성디에스 관계자는 “이번 110㎛ 초미세 기술은 신시장에 진입할 핵심 기술이 될 것”이라며 “글로벌 고객 대상 제품 공급을 확대하고 고부가가치 시장에서 경쟁력을 높이며 차세대 반도체 패키징 시장을 선도해 나가겠다”고 전했다.